

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-149131

(43)Date of publication of application : 02.06.1998

(51)Int.Cl.

G09G 3/28

(21)Application number : 08-307951

(71)Applicant : NEC CORP

(22)Date of filing : 19.11.1996


(72)Inventor : SANO YOSHIO

(54) DRIVING CIRCUIT FOR PLASMA DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To eliminate luminance variation between scanning electrode blocks or maintenance electrode blocks in the plasma display panel driving circuit which uses the scanning electrode blocks and maintenance electrode blocks.

SOLUTION: A switch SW1 is connected to the high-potential side for maintenance pulses and supplies a maintenance pulse current to a maintenance electrode, and a switch SW2 is connected to the low-potential side of the power source for maintenance pulses and draws the maintenance pulse current out of the maintenance electrode. A switch SW3 is connected to the high-potential side of the power source for maintenance pulses and supplies the maintenance pulse current to a scanning electrode and a switch SW4 is connected to the low potential side of the power source for maintenance pulses and draws the maintenance pulse current out of the scanning electrode. Diodes DD1 to DD6 are so provided that pulses which should be generated independently at the respective maintenance blocks does flow round to other maintenance electrode blocks. Further, diodes DD7 to DD12 are so provided that pulses which should be generated independently at the respective scanning electrode blocks of not flow to other scanning electrode blocks.



LEGAL STATUS

[Date of request for examination] 19.11.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2874671

[Date of registration] 14.01.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-149131

(43) 公開日 平成10年(1998) 6月2日

(51) Int.Cl.⁶
G 0 9 G 3/28

識別記号

F I
G 0 9 G 3/28

E

審査請求 有 請求項の数 4 O L (全 17 頁)

(21) 出願番号 特願平8-307951

(22) 出願日 平成8年(1996)11月19日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 佐野 与志雄

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 若林 忠

(54) 【発明の名称】 プラズマディスプレイパネルの駆動回路

(57) 【要約】

【課題】 走査電極ブロックと維持電極ブロックを用いたプラズマディスプレイパネル駆動回路において、走査電極ブロックまたは維持電極ブロック間の輝度変動を解消する。

【解決手段】 スイッチSW1は維持パルス用電源の高電位側に接続され、維持電極側に維持パルス電流を供給し、スイッチSW2は維持パルス用電源の低電位側に接続され、維持電極側から維持パルス電流を引き抜く。スイッチSW3は維持パルス用電源の高電位側に接続され、走査電極側に維持パルス電流を供給し、スイッチSW4は維持パルス用電源の低電位側に接続され、走査電極側から維持パルス電流を引き抜く。各維持電極ブロックで独立に発生すべきパルスが他の維持電極ブロックに回り込まないようにダイオードDD1～DD6が設けられ、各走査電極ブロックで独立に発生すべきパルスが他の走査電極ブロックに回り込まないようにダイオードDD7～DD12が設けられている。



1

【特許請求の範囲】

【請求項1】 縞状の走査電極と、前記走査電極に直交する縞状の列電極とを備えるプラズマディスプレイパネルの前記走査電極が複数のブロックに分割され、前記各走査電極ブロック毎に予備放電期間、書込期間を有し、全ての前記走査電極に共通の維持期間を少なくとも有するプラズマディスプレイパネルの駆動回路において、維持期間においてプラズマディスプレイパネルに印加する維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第1のダイオード群のアノードが共通接続され、前記第1のダイオード群の個別のカソードが前記各走査電極ブロックに対応する走査パルス発生器に接続され、

維持期間においてプラズマディスプレイパネルに印加する維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第2のダイオード群のカソードが共通接続され、前記第2のダイオード群の個別のアノードが前記各走査電極ブロックに対応する走査パルス発生器に接続され、

前記維持パルス以外のパルスで、各走査電極ブロック毎に独立して必要なパルスが発生するスイッチが、各走査電極ブロック毎に設けられていることを特徴とする、プラズマディスプレイパネルの駆動回路。

【請求項2】 縞状の走査電極と、前記走査電極とペアとなり前記走査電極に並行する縞状の維持電極と、前記走査電極および前記維持電極に直交する縞状の列電極とを備えるプラズマディスプレイパネルの、前記走査電極および前記維持電極のペアが複数のブロックに分割され、このブロックに対応して走査電極ブロックと維持電極ブロックを有し、前記各ブロック毎に予備放電期間、書込期間を有し、全ての前記走査電極および前記維持電極に共通の維持期間を少なくとも有するプラズマディスプレイパネルの駆動回路において、

維持期間においてプラズマディスプレイパネルに印加する走査電極側の維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第1のダイオード群のアノードが共通接続され、前記第1のダイオード群の個別のカソードが各走査電極ブロックに対応する走査パルス発生器に接続され、

維持期間においてプラズマディスプレイパネルに印加する走査電極側の維持パルスが発生するためのスイッチで

(2)

特開平10-149131

2

あって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第2のダイオード群のカソードが共通接続され、前記第2のダイオード群の個別のアノードが、前記各走査電極ブロックに対応する走査パルス発生器に接続され、

維持期間においてプラズマディスプレイパネルに印加する維持電極側の維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記維持電極ブロックの数に等しい数のダイオードからなる第3のダイオード群のアノードが共通接続され、前記第3のダイオード群の個別のカソードが前記各維持電極ブロックに接続され、

維持期間においてプラズマディスプレイパネルに印加する維持電極側の維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記維持電極ブロックの数に等しい数のダイオードからなる第4のダイオード群のカソードが共通接続され、前記第4のダイオード群の個別のアノードが前記各維持電極ブロックに接続され、

前記維持パルス以外のパルスで、各走査電極ブロック毎に独立して必要なパルスが発生するスイッチが各走査電極ブロック毎に設けられ、

前記維持パルス以外のパルスで、各維持電極ブロック毎に独立して必要なパルスが発生するスイッチが各維持電極毎に設けられていることを特徴とする、プラズマディスプレイパネルの駆動回路。

【請求項3】 前記走査側維持パルス発生回路のプルアップスイッチと前記維持側維持パルス発生回路のプルダウンスイッチが第1の電荷回収回路により結合され、前記走査側維持パルス発生回路のプルダウンスイッチと前記維持側維持パルス発生回路のプルアップスイッチが第2の電荷回収回路により結合されている請求項2に記載のプラズマディスプレイパネルの駆動回路。

【請求項4】 第1、第2の電荷回収回路は維持パルスの立ち上がりでオンするスイッチと、コイルからなる、請求項3のプラズマディスプレイパネルの駆動回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明はプラズマディスプレイパネルに関し、特にACメモリ型プラズマディスプレイパネルの駆動回路に関する。

【0002】

【従来の技術】 プラズマディスプレイパネルは構造が簡単で大面積化が容易であり、またパネルを作成する基板として窓ガラスなどに広範に用いられている安価なソー

3

ダガラスを用いることができるなどの利点を有している。

【0003】プラズマディスプレイパネルはこのソーダガラスよりなる2枚の絶縁基板を用い、それぞれの絶縁基板上に、電極や表示の単位となる画素を区切るための隔壁などを形成し、これら構造物を形成した2枚の絶縁基板を張り合わせ、放電用のガスを封入して完成する。隔壁の高さは一般に0.2mm程度であり、絶縁基板の厚さは3mm程度であるから、非常に薄型で軽量のディスプレイを作ることができる。

【0004】したがって、このような特徴を生かして、プラズマディスプレイパネルは特に近年進展が著しいパーソナルコンピュータやオフィスワークステーション、ないしは発展が期待されている大画面の壁掛けテレビなどに用いられようとしている。

【0005】プラズマディスプレイは、大別してDC型とAC型に分類される。DC型は電極が直接放電ガスに接しており、一度放電が起こるとDC電流が流れ続けるためDC型と呼ばれる。一方、AC型は、電極と放電ガスの間に絶縁層が介在するので、電流は電圧印加後1マイクロ秒程度の短時間パルス状に流れて収束してしまう。絶縁層はコンデンサとして働くので、ACパルスを印加することによりパルス状の発光が繰り返され、表示がなされる。このためAC型と呼ばれる。

【0006】DC型は構造が簡単であるが、電極が直接放電にさらされるため電極の消耗が激しく長寿命を得ることが難しい。AC型は絶縁層を形成する手間と費用がかかるが、電極が絶縁層で覆われているため寿命が長い。また、高輝度発光を可能にするメモリと呼ばれる機能を容易に実現できるため近年開発が進んでいる。本願発明は、このACメモリ型プラズマディスプレイパネルを用いている。

【0007】そこで、以下でACメモリ型プラズマディスプレイパネルの構造を説明し、さらにその駆動方法及び従来の駆動回路について説明する。

【0008】図8は特開平7-295506号公報に示されている一般的なACメモリ型プラズマディスプレイパネルの構造を示したもので、本願発明および従来の駆動回路の適用対象とするものである。図8(a)は平面図、図8(b)は図8(a)のX-X'線断面図である。

【0009】このプラズマディスプレイパネルは、3mm厚のソーダガラスよりなる第1絶縁基板11と、同じく3mm厚のソーダガラスよりなる第2絶縁基板12と、透明なネサ膜よりなる縞状の維持電極13aと、同じく透明なネサ膜よりなる縞状の走査電極13bと、透明な維持電極13aや透明な走査電極13bに十分な電流を供給するための銀の厚膜よりなる金属電極13cと、銀の厚膜よりなる縞状の列電極14と、全圧で50 Torrで3%のXeを混合した、7対3のHeとN

(3)

特開平10-149131

4

eよりなる放電ガスが充填される放電ガス空間15と、放電ガス空間を確保するとともに画素を区切る厚膜の隔壁16と、放電ガスの放電により発生する紫外光を可視光に変換する $Zn_2SiO_4:Mn$ などよりなる蛍光体17と、維持電極13a、走査電極13b、および金属電極13cを覆う厚膜の透明グレーズよりなる絶縁層18aと、列電極14を覆う厚膜の絶縁層18b、および絶縁層18aを放電より保護する厚さ2 μm のMgOよりなる保護層19で構成される。なお、図8(a)において、縦・横の隔壁16で囲まれた区画が画素20となる。走査電極 S_i ($i=1, 2, \dots, m$)と列電極 D_j ($j=1, 2, \dots, n$)の交点の画素を a_{ij} で示す。図8(b)の蛍光体17を画素毎に赤、緑、青の3色に塗り分ければ、フルカラー表示可能なプラズマディスプレイパネルが得られる。このプラズマディスプレイパネルの表示方向は、図8(b)の上面あるいは下面のどちらでも可能であるが、この例の場合は下面の方が開口率が高く、蛍光体の発光部分を直接目視するスタイルとなり、より高い輝度を得られの好ましい。

【0010】次に、プラズマディスプレイパネルの電極のみに着目した平面図を図9に示す。図9において、10はプラズマディスプレイパネル、21は第1絶縁基板11と第2絶縁基板12を張り合わせ、内部に放電ガスを封入し気密にシールするシール部、 C_1, C_2, \dots, C_m は維持電極13a、 S_1, S_2, \dots, S_m は走査電極13b、 $D_1, D_2, \dots, D_{n-1}, D_n$ は列電極14である。

【0011】実際のプラズマディスプレイパネルとしては、例えば走査電極 S_1, S_2, \dots, S_m は480本、維持電極 C_1, C_2, \dots, C_m は480本、列電極 $D_1, D_2, \dots, D_{n-1}, D_n$ は1920本である。各画素のピッチは、列電極間は0.35mm、走査電極間は1.05mmである。走査電極と列電極の距離は0.2mmである。

【0012】次に、このようなプラズマディスプレイパネルを用いて階調表示を行う方法を説明する。プラズマディスプレイパネルでは、他のデバイスと異なり印加電圧の変更により高輝度の階調表示を行うことは困難であり、一般的には発光回数を制御して階調表示を行う。特に、高輝度の階調表示を行うには以下で述べるサブフィールド法が用いられる。

【0013】図10において、横軸は時間であり、縦軸は走査電極を表している。1フィールドの間に1枚の画像が送られる。1フィールドの時間は個々のコンピュータや放送システムによって異なるが、大体1/50秒から1/75秒の範囲内に設定されていることが多い。

【0014】プラズマディスプレイパネルによる階調画像表示では、図10のように1フィールドをk個のサブフィールド(図10の場合はSF1~SF6のk=6個のサブフィールド)に分割している。各サブフィールド

5

は、図11で説明する表示発光のための維持放電期間および維持放電以外の予備放電、予備放電消去、走査などの期間を含む書き込み放電制御期間より構成されている。各画素の発光輝度はそれぞれのサブフィールドSF1～SF6における各画素の維持放電の発光回数を 2^n で重みづけて、次のように制御する。

【0015】

【数1】

$$\text{輝度} = \sum_{n=1}^k (L_1 \times 2^{n-1}) \times a_n$$

n はサブフィールドの番号であり、もっとも輝度が低いサブフィールドを1、もっとも輝度が高いサブフィールドを k とする。 L_1 はもっとも輝度が低いサブフィールドの輝度であり、 a_n は1または0の値をとる変数で、 n 番目のサブフィールドにおいて当該画素を発光させる場合は1、発光させない場合はゼロである。各サブフィールドの発光輝度が異なることから、各サブフィールドの点灯/非点灯を選択することで、輝度を制御できる。

【0016】図10は $k=6$ の場合を示しているので、赤、緑、青のカラー画素を一組としてカラー表示を行う場合は、各色で $2^k = 2^6 = 64$ 段階の階調表現ができる。色数としては、 $64^3 = 262144$ 色（黒を含む）の表示ができる。 $k=1$ であれば、1フィールド=1サブフィールドであり、各色で2階調（オンかオフ）の表示ができる。色数としては $2^3 = 8$ 色（黒を含む）の表示ができる。

【0017】図11は、図8、図9に示したプラズマディスプレイパネルの1つのサブフィールドにおける駆動電圧波形および発光波形の一例を示す図である。

【0018】波形Aは維持電極 C_1, C_2, \dots, C_m に印加する電圧波形、波形Bは走査電極 S_1 に印加する電圧波形、波形Cは走査電極 S_2 に印加する電圧波形、波形Dは走査電極 S_m に印加する電圧波形、波形Eは列電極 D_1 に印加する電圧波形、波形Fは列電極 D_2 に印加する電圧波形、波形Gは画素 a_{11} の発光波形を示している。波形Eや波形Fの斜線を有するパルスは、書き込みすべきデータの有無にしたがってパルスの有無が決定されていることを示す。データ電圧波形として、図11では画素 a_{11}, a_{22} にデータを書き込む場合を示している。3行目以降の画素については、データの有無により表示が行われることを示している。

【0019】維持電極 C_1, C_2, \dots, C_m には維持パルス31と予備放電パルス36が印加される。また、走査電極 S_1, S_2, \dots, S_m には、これらの電極に共通した維持パルス32、消去パルス35および予備放電消去パルス37のほかに、各走査電極に独立したタイミングで走査パルス33が線順次に印加される。各列電極 D_j ($j=1, 2, \dots, n$)には、発光データがある場合は、データパルス34が走査パルス33と同期して印加される。

(4)

特開平10-149131

6

【0020】図8、図9に示した構成のプラズマディスプレイパネルにおいては、まず消去パルス35によって、直前のサブフィールドで発光していた画素を消去する。次に、予備放電パルス36により、全ての画素を1度強制的に放電させ、さらに予備放電消去パルス37で予備放電を消す。これにより、次に印加する走査パルスでの書き込み放電を起こり易くしている。

【0021】予備放電を消去後、走査電極と列電極の間に同じタイミングで走査パルス33とデータパルス34を印加して書き込み放電を行わせると、その後は隣り合う維持電極と走査電極の間で、維持パルス31と維持パルス32により維持放電が持続される。また、走査パルス33のみ、またはデータパルス34のみが印加された場合は書き込み放電は発生せず、その後の維持放電も発生しない。このような機能はメモリ機能と呼ばれる。維持放電の回数により、各サブフィールドの発光輝度が制御される。

【0022】次に、図12に、プラズマディスプレイパネルの異なる駆動法の例を示す（特開平04-42289号公報）。 $T_1 \sim T_6$ はサブフィールドを表わしている。図12では、書き込み放電のタイミングとともに、維持放電の消去タイミングも走査されている。また、予備放電は1フィールドに1回としている。この図12に対応する1つのサブフィールドの駆動波形を図13に示す。図11と異なり、維持パルスが継続的に印加されている。また、1つの維持パルス周期の中に3つの走査パルスが印加され、これと同期してデータパルスが印加される。データパルスは維持パルスや消去パルスと重ならないようにしている。消去パルスは、この3つの走査パルスに対応して、3つの走査電極に同時に印加され、これを一組として走査されている。

【0023】最後に、このような駆動波形を生成する回路について説明する。図11からわかるように維持パルス31、32はそれぞれ維持電極 C_1, C_2, \dots, C_m と走査電極 S_1, S_2, \dots, S_m に共通に印加される。したがって、維持パルスを発生する回路は全面に共通でよい。例えば、大塚晃、「大画面ac形カラープラズマディスプレイ—現状と将来展望—」（サイエンス・コミュニケーションズ・インターナショナル株式会社発行の雑誌「ディスプレイ アンド イメージング（日本版）：1996年、第4巻、67から73頁）のFig. 3を参照すると、維持電極側の維持パルス31を発生する回路は「X SUSTAIN PULSER」と記され、全面に一括して印加されている。また、走査電極側の維持パルス32を発生する回路は「Y SUSTAIN PULSER」と記され、やはり全面に一括印加されている。

【0024】ところで、書き込み放電を確実に起こすには予備放電消去パルス37を印加してから、走査パルス33を印加するまでの時間をできるだけ短くした方がよ

7

いことが知られている。また、書き込み放電後、維持放電を確実に起こすには書き込み放電から維持放電までの時間をできるだけ短くした方がよいことが知られている(特開平7-191627号公報)。

【0025】図14は特開平7-191627号公報の図1に記されている第1の技術例の駆動方法を示す図で、1つのサブフィールドの駆動状態を示しており、A1は予備放電パルスを印加する期間、B1は予備放電消去パルスを印加する期間、C11, C12, C13は書き込み放電期間、E11, E12, E13は第1維持放電期間、D1は第2維持放電期間を示す。

【0026】走査電極 S_1, S_2, \dots, S_m は3つの走査電極ブロックG, H, Iに分けられている。また、図示されていないが、走査電極 $S_1 \sim S_m$ とペアで配列されている維持電極 $C_1 \sim C_m$ も、走査電極ブロックG, H, Iに対応して3つの維持電極ブロックにまとめられている。

【0027】図14では、書き込み放電から維持放電までの期間を短くするために、各走査電極ブロックでの書き込み動作が終了した直後に各走査電極ブロック毎、または各維持電極ブロック毎に独立の第1維持放電期間E11, E12, E13を設けている。

【0028】次に、図14に対応する駆動波形の例(特開平7-191627号公報の図3)を図15に示す。図15において、A7が予備放電パルスを印加する期間、B7は予備放電消去パルスを印加する期間、C71, C72, C73は書き込み放電期間、E71, E72, E73は第1維持放電期間、D7が第2維持放電期間を示す。

【0029】また、COM1, COM2, COM3は各維持電極ブロックに印加する維持電極駆動波形、S11, S12は走査電極ブロックGの最初の走査電極と次の走査電極に印加する駆動電圧波形、S21, S22は走査電極ブロックHの最初の走査電極と次の走査電極に印加する駆動電圧波形、S31, S32は走査電極ブロックIの最初の走査電極と次の走査電極に印加する駆動電圧波形、DATAは、データ電極に印加する駆動電圧波形を示す。

【0030】図15から明らかなように第1の維持放電期間E71, E72, E73は各走査電極ブロック毎および各維持電極ブロック毎に独立しているため、各維持電極ブロックの維持電極駆動波形COM1, COM2, COM3に示される維持パルス41は各維持電極ブロック毎に独立している。同様に、各走査電極ブロックの走査電極駆動波形S11, S12, S21, S22, S31, S32に示される維持パルス42は各走査電極ブロック毎に独立している。

【0031】このように、書き込み放電を確実に起こし、また書き込み放電から維持放電への移行を確実にするには、走査電極ブロックと維持電極ブロックを用いた

(5)

特開平10-149131

8

駆動法を用いるとよい。この場合、各走査電極ブロックおよび維持電極ブロックにおいて用いる維持パルスが独立に制御される必要があるため、各走査電極ブロック、各維持電極ブロックに対応する維持電極側、走査電極側それぞれの維持パルスの発生回路はそれぞれの走査電極ブロックおよび維持電極ブロック毎に独立して設けている。この場合の回路構成図を図16に示す。

【0032】図16の回路は、走査パルス33を発生する走査パルス発生器2と、データパルスを発生するデータパルス発生器4、予備放電消去パルス37や、各維持電極ブロックに独立の維持パルス41、および維持パルス31を発生する維持側共通パルス発生器39と、予備放電パルス36を発生するとともに、各走査電極ブロックに独立の維持パルス42および維持パルス32を発生する走査側共通パルス発生器40で構成されている。維持電極13aは走査電極ブロックに対応する3つの維持電極ブロックCC11~CC1m, CC21~CC2mに分けられ、それぞれのブロックで共通に電極CA, CB, CCに接続されている。

【0033】

【発明が解決しようとする課題】上記引用した特開平7-191627号公報に示されているように、書き込み放電を確実に起こし、あるいは書き込み放電から維持放電への移行を確実にして書き込みミスをなくするには、走査電極ブロックと維持電極ブロックを用いた駆動法を用いるとよい。

【0034】ただし、この場合、各走査電極ブロックおよび各維持電極ブロックにおいて用いる維持パルスが独立に制御される必要があるため、各走査電極ブロック、および各維持電極ブロックそれぞれの維持パルスの発生回路はそれぞれの走査電極ブロック、維持電極ブロック毎に独立して設けられていた。

【0035】しかしながら、このように走査電極ブロックおよび維持電極ブロックを用いた駆動方法を実際に実現するために、各走査電極ブロックおよび維持電極ブロックの維持電極側、走査電極側それぞれに独立した維持パルス発生回路を備えてプラズマディスプレイパネルを駆動すると、維持パルス発生回路はそれぞれの走査電極ブロックおよび維持電極ブロック毎に独立して設けられているため、各走査電極ブロック、維持電極ブロック毎の発光する画素数が異なると、各走査電極ブロックおよび各維持電極ブロック毎に輝度に変化するという問題が発生した。以下で、このような走査電極ブロック、または維持電極ブロック毎の輝度差が発生する原因を説明する。

【0036】図17は、図15に示す駆動波形を発生する図16の回路図において、維持側共通パルス発生器39、または走査側共通パルス発生器40に使用される走査側、または維持側の維持パルス発生回路の基本回路図である。この回路はプルアップスイッチとして働くPチ

9

チャンネルFET51と、ブルダウンスイッチとして働くNチャンネルFET52と、電解コンデンサ53と、セラミックやフィルムなどの小容量のコンデンサ54とで構成される。なお、PP1、PP2は電圧測定ポイント、-VS電源は維持電圧-VSを与える電源端子である。

【0037】図17において、電解コンデンサ53は10 μ F以上の静電容量をもつ。プラズマディスプレイパネルの静電容量は10nF程度であるから、電解コンデンサ53の静電容量はプラズマディスプレイパネルの静電容量の1000倍以上であり、その上に100KHz以上の高周波成分は小容量コンデンサ54によってバイパスされる。したがって、プラズマディスプレイパネルに発光電流を供給する場合でも、ポイントPP1の電位変動は小さい。

【0038】これに対して、NチャンネルFET52のオン抵抗はピーク電流20A程度に対して0.5 Ω 程度であり、10Vほどの電圧降下を生じる。経済性を無視すればさらに大電流容量でオン抵抗が小さいFETなどのスイッチ素子を用いることは可能だが、経済的な価格、および適当な大きさのFETということになるとこの程度のオン抵抗のFETで妥協する必要がある。

【0039】以上のように、放電発光が起こった場合に維持パルスが発生させる部分の電圧降下は主としてFETなどのスイッチで生じる。

【0040】図18は、図17の回路を用いた場合において、発光する画素数が少ない走査電極ブロックおよび維持電極ブロックの維持パルス発生回路の電圧波形（同図(a)）、発光する画素数が多い走査電極ブロックおよび維持電極ブロックの維持パルス発生回路の電圧波形であり（同図(b)）、60は維持パルス、61-64は放電発光のタイミングにおける電圧の値を示す。

【0041】図18に示したように、発光する画素数が少ない（図18(a)）場合は、NチャンネルFET52での電圧降下は少なく、ポイントPP2における放電発光での電圧降下により生ずる電圧の値62は小さい。一方、発光する画素数の多い（図18(b)）場合は、ポイントPP1の電位変動は相変わらず小さいが、NチャンネルFET52における電圧降下が大きく、ポイントPP2における放電発光での電圧降下により生ずる電圧の値64は10V以上と大きくなる。

【0042】このため、発光する画素数の少ない走査電極ブロックまたは維持電極ブロックでは電圧の値62が小さく発光する画素に十分な電圧が印加されるために発光輝度が高くなるが、発光する画素数の多い走査電極ブロックおよび維持電極ブロックでは電圧の値64が大きく発光する画素に十分な電圧が印加されないために発光輝度が低くなる。

【0043】このような現象を低減するには、維持パルスが発生する回路の内部抵抗を十分小さくすればよい。

(6)

特開平10-149131

10

具体的には、維持パルスが発生する回路内で多くの電圧降下が生ずるパワーMOSFETなどのスイッチ素子の内部抵抗を十分小さくすればよい。しかしながら、このようにすると前記スイッチ素子の大きさを極端に大きくしなければならず、維持パルス発生回路の大きさが極端に大きくなるだけでなく、スイッチ素子やスイッチ素子を駆動するための駆動回路の価格が極端に高くなり、実用に供することができなくなる。

【0044】したがって、物理的な大きさや、経済性の観点からみた場合、従来用いることができる技術範囲内では、各走査電極ブロックおよび維持電極ブロック毎に発光する画素数が大きく異なる場合、各走査電極ブロックまたは維持電極ブロック毎の輝度が異なってしまう問題を生じていた。

【0045】各走査電極ブロックまたは維持電極ブロック毎の輝度が異なると、走査電極ブロックまたは維持電極ブロック間に明瞭に輝度差が認められる。これは特に表示技術に深く関係している人だけでなく、一般にディスプレイを用いる人であれば直ちに認識できる。この走査電極ブロックまたは維持電極ブロック毎の輝度差は、元の画像には含まれないものであり、表示される画像は偽物の画像となってしまう。自然画の表示では特に目立つものであり、自然画の表示品位を完全に損なうものである。これはディスプレイとしては致命的な欠点であり、ディスプレイの商品としての価値をゼロにしてしまう重大な欠点である。

【0046】本発明の目的は、書き込み放電や、書き込み放電から維持放電への移行を確実にでき、その結果プラズマディスプレイパネルの書き込みミスをなくすることができる、走査電極ブロックと、維持電極ブロックを用いた駆動方法を用いる場合に、従来並の回路の大きさと価格を維持しつつ、走査電極ブロック、または維持電極ブロック毎の輝度変動を解消できる、プラズマディスプレイパネルの駆動回路を提供することにある。

【0047】

【課題を解決するための手段】本発明のプラズマディスプレイパネルの駆動回路は、縞状の走査電極と、走査電極に直交する縞状の列電極とを備えるプラズマディスプレイパネルの前記走査電極が複数のブロックに分割され、前記各走査電極ブロック毎に予備放電期間、書込期間を有し、全ての前記走査電極に共通の維持期間を少なくとも有するプラズマディスプレイパネルの駆動回路において、維持期間においてプラズマディスプレイパネルに印加する維持パルスが発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第1のダイオード群のアノードが共通接続され、前記第1のダイオード群の個別のカソードが前記各走査電極ブロックに対応する走査

11

パルス発生器に接続され、維持期間においてプラズマディスプレイパネルに印加する維持パルスを発生するためのスイッチであって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第2のダイオード群のカソードが共通接続され、前記第2のダイオード群の個別のアノードが前記各走査電極ブロックに対応する走査パルス発生器に接続され、上記の維持パルス以外のパルスで、各走査電極ブロック毎に独立して必要なパルスを発生するスイッチが、各走査電極ブロック毎に設けられている。

【0048】本駆動回路は維持電極無し（対向放電型）の場合を示している。

【0049】また、本発明の他のプラズマディスプレイパネルの駆動回路は、縞状の走査電極と、前記走査電極とペアとなり前記走査電極に並行する縞状の維持電極と、前記走査電極および前記維持電極に直交する縞状の列電極とを備えるプラズマディスプレイパネルの、前記走査電極および前記維持電極のペアが複数のブロックに分割され、このブロックに対応して走査電極ブロックと維持電極ブロックを有し、前記各ブロック毎に予備放電期間、書込期間を有し、全ての前記走査電極および前記維持電極に共通の維持期間を少なくとも有するプラズマディスプレイパネルの駆動回路において、維持期間においてプラズマディスプレイパネルに印加する走査電極側の維持パルスを発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第1のダイオード群のアノードが共通接続され、前記第1のダイオード群の個別のカソードが各走査電極ブロックに対応する走査パルス発生器に接続され、維持期間においてプラズマディスプレイパネルに印加する走査電極側の維持パルスを発生するためのスイッチであって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記走査電極ブロックの数に等しい数のダイオードからなる第2のダイオード群のカソードが共通接続され、前記第2のダイオード群の個別のアノードが、前記各走査電極ブロックに対応する走査パルス発生器に接続され、維持期間においてプラズマディスプレイパネルに印加する維持電極側の維持パルスを発生するためのスイッチであって、一端が維持パルス用電源の高電位側に接続され、プラズマディスプレイパネルに向かって電流を供給するプルアップスイッチの他端に、前記維持電極ブロックの数に等しい数のダイオードからなる第3のダイオード群のアノードが共通接続され、前記第3のダイオード群の個別のカソードが前記各維持電極ブロックに接続され、維持期間にお

(7)

特開平10-149131

12

いてプラズマディスプレイパネルに印加する維持電極側の維持パルスを発生するためのスイッチであって、一端が維持パルス用電源の低電位側に接続され、プラズマディスプレイパネルより電流を吸い込むプルダウンスイッチの他端に、前記維持電極ブロックの数に等しい数のダイオードからなる第4のダイオード群のカソードが共通接続され、前記第4のダイオード群の個別のアノードが前記各維持電極ブロックに接続され、上記の維持パルス以外のパルスで、各走査電極ブロック毎に独立して必要なパルスを発生するスイッチが各走査電極ブロック毎に設けられ、上記の維持パルス以外のパルスで、各維持電極ブロック毎に独立して必要なパルスを発生するスイッチが各維持電極毎に設けられている。

10

20

30

40

50

【0050】また、本発明の実施態様によれば、前記走査側維持パルス発生回路のプルアップスイッチと前記維持側維持パルス発生回路のプルダウンスイッチが第1の電荷回収回路により結合され、前記走査側維持パルス発生回路のプルダウンスイッチと前記維持側維持パルス発生回路のプルアップスイッチが第2の電荷回収回路により結合されている。

【0051】上述の回路構成をとることにより、従来技術の問題である走査電極ブロックまたは維持電極ブロック間の輝度差を完全に解消することができる。すなわち、従来は走査電極ブロックおよび維持電極ブロック毎に独立して設けられていた維持パルス発生のためのスイッチをプラズマディスプレイパネル全面で共通化したことにより、たとえ維持パルスを発生するスイッチの抵抗が少々大きくとも、どのブロックに印加される維持パルス電圧波形も同じものとなる。したがって、維持パルスを発生するスイッチとして、特別に低抵抗で高価な部品を用いずとも、各ブロック間の輝度むらを解消できる。

【0052】本発明のこの方法は、原理的に各ブロックに印加される維持パルス電圧波形を等しくするものであるから、その効果が完全であることも大きな特徴である。

【0053】ただし、維持パルス共通化のために単純に各ブロック間を電気的に接続してしまえば、各走査電極ブロックまたは維持電極ブロック毎に独立に印加すべきパルスを生成できなくなるので、共通化された維持パルス発生スイッチの出力をプルアップ用、プルダウン用に独立に分け、これらの出力をダイオードを利用して各走査電極ブロックまたは維持電極ブロックに供給するようにした。

【0054】このように、非常に簡単なダイオードを用いた回路構成によりパネル全面に共通した維持パルスを供給できるようにしたこと、書き込み放電や、書き込み放電から維持放電への移行を確実にでき、その結果プラズマディスプレイパネルの書き込みミスをなくすることができる、走査電極ブロックと維持電極ブロックを用いた駆動方法を用いる場合に、従来、走査電極ブロックと

13

維持電極ブロック毎に発生していた輝度差を完全に解消することができる。しかも、このための追加部品は各走査電極ブロックまたは維持電極ブロック1つについて2個の安価なダイオードのみでよいから、ほとんどコストアップないしで大きな効果が得られる。

【0055】

【発明の実施の形態】次に、本発明の実施形態について図面を参照して説明する。

【0056】図1は本発明の第1の実施形態のプラズマディスプレイパネルの駆動回路の基本回路図である。図1のプラズマディスプレイパネルの駆動回路は、予備放電パルス36や、各維持電極ブロックに独立の維持パルス41を発生する維持側独立パルス発生器1と、走査パルス33を発生する走査パルス発生器2と、予備放電消去パルス37を発生するとともに、書き込み放電期間中に直流の走査電圧を走査パルス発生器に供給する走査側独立パルス発生器3と、データパルス発生器4と、ダイオードDD1～DD14と、全面に共通の維持パルスを発生するためのスイッチSW1～SW4で構成されている。

【0057】スイッチSW1は維持パルス用電源の高電位側(図1では接地側)に接続され、維持電極側に維持パルス電流を供給するプルアップスイッチである。スイッチSW2は維持パルス用電源の低電位側(図1では-VSで示される電源端子)に接続され、維持電極側から維持パルス電流を引き抜くプルダウンスイッチである。スイッチSW3は維持パルス用電源の高電位側(図1では接地側)に接続され、走査電極側に維持パルス電流を供給するプルアップスイッチである。スイッチSW4は維持パルス用電源の低電位側(図1では-VSで示される電源端子)に接続され、走査電極側から維持パルス電流を引き抜くプルダウンスイッチである。

【0058】維持電極は走査電極ブロックに対応してCC11, ..., CC1m, CC21, ..., CC2m, CC31, ..., CC3mの3つの群に分けられ、それぞれの群で共通に電極CA, CB, CCに接続されている。

【0059】図1からわかるように、従来は各走査電極ブロックおよび維持電極ブロック毎に設置されていた維持パルス発生スイッチが、本実施形態では走査側、維持側ではそれぞれ共通化されている。ただし各維持電極ブロックで独立に発生すべきパルスが他の維持電極ブロックに回り込まないようにダイオードDD1～DD6が設けられている。また、各走査電極ブロックで独立に発生すべきパルスが他の走査電極ブロックに回り込まないようにダイオードDD7～DD12が設けられている。

【0060】このように非常に簡単な、ダイオードを用いた回路構成により、プラズマディスプレイパネル10全面に共通した維持パルスを供給できるようになり、従来発生していた走査電極ブロックまたは維持電極ブロッ

(8)

特開平10-149131

14

ク毎の輝度むらを完全に解消することができた。

【0061】図2(a)、図2(b)、図2(c)は、図1に示した基本回路図内の維持側独立パルス発生器1、走査パルス発生器2、走査側独立パルス発生器3のそれぞれの回路図である。維持側独立パルス発生器1は、端子TM1と、維持電圧を与える電源端子-VS間に設けられたスイッチSW5、端子TM1と、予備放電電圧を与える電源端子-VP間に設けられたSW6で構成されている。走査側独立パルス発生器3は、端子TM4と、予備放電消去電圧を与える電源端子-VPE間に設けられたスイッチSW7、接地と端子TM間に設けられたスイッチSW8、端子TM5と、走査電極を与える電源端子-VW間に設けられたスイッチSW9で構成されている。

【0062】図3は本実施形態の駆動回路により発生する駆動シーケンスを示す。この図は1サブフィールド内の駆動シーケンスを示しており、特開平7-191627号公報の図7と同一である。走査電極は図14と同様3つの走査電極ブロックG, H, Iおよび維持電極ブロックに分けられている。

【0063】図3において、A51, A52, A53は各走査電極ブロックおよび維持電極ブロックに独立の予備放電パルスを印加する期間、B51, B52, B53は各走査電極ブロックおよび維持電極ブロックに独立の予備放電消去パルスを印加する期間、C51, C52, C53は書き込み放電期間、E51, E52, E53は各走査電極ブロックおよび維持電極ブロックに独立の第1の維持放電期間、D5は第2維持放電期間を示す。また、走査電極S1, S2, ..., Smは3つの走査電極ブロックG, H, Iに分けられている。

【0064】予備放電消去から書き込み放電までの時間を短くするために、各走査電極ブロックおよび維持電極ブロックに独立の予備放電、予備放電消去期間が設けられ、また、書き込み放電から維持放電までの期間を短くするために、各走査電極ブロックおよび維持電極ブロックでの書き込み動作が終了した直後に各走査電極ブロックおよび維持電極ブロック毎に独立の第1維持放電期間E51, E52, E53が設けられている。

【0065】図4は本実施形態の駆動回路により発生する駆動波形と、各スイッチの動作を示す。なお、この波形図は特開平7-191627号公報の図7の駆動シーケンスに対応するものであるが、特開平7-191627号公報には記載がないためここに記す。

【0066】維持パルス31はパルス幅2μ秒、周期6μ秒、電圧-160V、維持パルス32のパルス幅、周期、電圧は維持パルス31に同じ、走査パルス33はパルス幅3μ秒、電圧-180V、データパルス34は走査パルス33と同じパルス幅で、電圧は+70V、予備放電パルス36はパルス幅10μ秒、電圧-300V、予備放電消去パルス37はパルス幅1μ秒、電圧-90

15

V、維持パルス41はパルス幅20 μ 秒、電圧-160Vとした。消去パルス35はここで用いなかったが、用いてもよいことは言うまでもない。

【0067】電極CA、CB、CCには予備放電パルス36、維持パルス41、維持パルス31を印加する。維持パルス31は、この図4だけでは明らかなではないが、上述したように全面に共通に印加する。

【0068】また、走査電極SC11、SC12、 \dots 、SC1m、SC21、SC22、 \dots 、SC2m、SC31、SC32、 \dots 、SC3mにはこれらの電極に共通した維持パルス32のほか、各走査電極ブロックおよび維持電極ブロックにおいて独立したタイミングで予備放電消去パルス37を、また各走査電極に独立したタイミングで走査パルス33を線順次で印加している。データパルス34は走査パルス33と同期して印加している。

【0069】次に、図4の下部に示した波形を用いて、維持パルスを発生するスイッチSW1～SW4の動作を説明する。図3に示すシーケンス、図4に示す駆動波形を実現し、さらに維持パルス31、32を全面共通に印加できる駆動回路の基本構成を示す図1を参照すると、スイッチSW1は予備放電パルス36、維持パルス41、維持パルス31を出している期間以外はオン状態となり、電極CA、CB、CCを接地電位に固定する。スイッチSW2は維持パルス31を発生する期間にオンとなり、電極CA、CB、CCの共通の維持パルス電位とする。スイッチSW3は、予備放電消去パルス37、走査パルス33、維持パルス32を発生している期間以外はオン状態となり、走査電極SC11、SC12、 \dots 、SC1m、SC21、SC22、 \dots 、SC2m、SC31、SC32、 \dots 、SC3mを接地電位に固定する。スイッチSW4は維持パルス32を発生する期間にオンとなり、前記走査電極を共通の維持パルス電位とする。

【0070】以上、本実施形態によれば、ダイオードを利用して発光表示のための維持パルスのみをプラズマディスプレイパネルの全面に共通して印加するようにしたこと、書き込み動作を確実化するために採用した走査電極ブロックおよび維持電極ブロックの導入により必ず発生していた走査電極ブロックと維持電極ブロック間の輝度差を、わずかなコストで完全になくすることができるようになった。

【0071】この効果は、従来スイッチとして使用しているFETの低抵抗化で走査電極ブロックおよび維持電極ブロック間の輝度むらを押える場合のコストアップに比較すると、非常に大きな改良である。また、たとえ低抵抗のFETを採用した場合でも、各走査電極ブロックおよび維持電極ブロック間の輝度むらを完全に押えることは原理的に不可能であるが、本実施形態では維持パルスの発生スイッチが全面で共通化されているので原理的に輝度差が生ずることがなく表示品位の向上に大

(9)

特開平10-149131

16

く資するものである。

【0072】図5は、電荷回収回路を含む、本発明の第2の実施形態のプラズマディスプレイパネルの駆動回路の回路図である。本実施形態では、特願平7-41536号に記載の電荷回収回路を応用して、パネルの静電容量を充放電するエネルギーを回収し、消費電力を有効に削減している。

【0073】図5においては、ダイオードDD10～DD12のカソードにスイッチSW10が接続され、その他端に電荷回収用のコイルL1が接続され、その他端がダイオードDD1～DD3のアノードに接続されている。また、ダイオードDD7～DD9のアノードにスイッチSW11が接続され、その他端に電荷回収用のコイルL2が接続され、その他端がダイオードDD4～DD6のカソードに接続されている。その他の部分は図1と同じであるので説明は略する。

【0074】次に、この回路の駆動波形と各スイッチの動作を図6により説明する。図6では、動作波形は図4と同じであるが、新たに追加したスイッチSW10とSW11の動作が追加してある。図6からわかるように、維持パルス32の1番目が立ち上がる時点でスイッチSW11がオンとなる。以下同様に維持パルス32の立ち上がり時点でスイッチSW11がオンとなる。ただし、維持パルス32の最後では、維持パルスを停止するのでスイッチSW10はオフのままである。

【0075】一方、維持パルス31の1番目の立ち上がる時点でスイッチSW10がオンとなる。以下同様に維持パルス31の立ち上がり時点でスイッチSW10がオンとなる。維持パルス31の最後では、維持パルスはまだ停止せず、維持パルス32の最後につながる。したがって、維持パルス31の最後の立ち上がりではスイッチSW10はやはりオンとなる。

【0076】最後に、図7により、スイッチSW1～スイッチSW4およびスイッチSW10、スイッチSW11の動作の関係を詳しく説明する。図7は図6の期間D5で維持パルスを連続的に発生している部分を拡大したものである。また、説明のため、コイルL1、L2を流れる電流波形が追加してある。電流の極性は図5の矢印方向を正としている。

【0077】図7に示す範囲内では、時刻t1以前では維持電極13aの電位はゼロであり、走査電極13bの電位は負の維持パルス電位である。

【0078】時刻t1でスイッチSW1、SW4はオフとなり、スイッチSW11のみがオンとなる。すると、維持電極13aからダイオードDD4～DD6、コイルL2、スイッチSW11、ダイオードDD7～DD9、走査パルス発生器2の端子TM3を通して走査電極13bへと電流が流れ、維持電極13a、走査電極13bは逆極性に充電される。この電流はコイルL2とプラズマディスプレイパネルの静電容量が共振して流れている。

17

【0079】その結果、維持電極13aの電位は下がり、逆に走査電極13bの電位は上昇する。コイルL2を流れる共振電流が停止する時刻t2においてスイッチ11をオフするとともに、スイッチSW2、SW3をオンとして、維持電極13aは負の維持パルス電位に、走査電極13bはゼロ電位に固定される。

【0080】時刻t3までくると、スイッチSW2、SW3はオフとなり、スイッチSW10のみがオンとなる。すると、走査電極13bから走査パルス発生器2の端子TM2、ダイオードDD10~DD12、スイッチSW10、コイルL1、ダイオードDD1~DD3を通して維持電極13aへと共振電流が流れ、維持電極13a、走査電極13bは逆極性に充電される。

【0081】その結果、維持電極13aの電位は上がり、逆に走査電極13bの電位は下降する。コイルL1を流れる共振電流が停止する時刻t4においてスイッチ10をオフするとともに、スイッチSW1、SW4をオンとして、維持電極13aはゼロ電位に、走査電極13bは維持パルス電位に固定される。

【0082】時刻t5以降は時刻t1以降の動作を繰り返す。

【0083】以上のように、電荷回収回路を追加することにより、パネルの静電容量を充放電するエネルギーを有効に回収し、電力を節約してディスプレイを動作させることが可能となる。

【0084】上記の説明ではスイッチSW11は共振電流がゼロになるタイミングt2でオフさせると説明したが、実際はt2以降さらにコイルL2を流れ続けようとする共振電流はダイオードDD4~DD6、またはダイオードDD7~DD9により阻止されるので、スイッチSW11をオフするタイミングは時刻t2~t3の間であればよい。全く同様に、スイッチSW10をオフするタイミングは、時刻t4~t5の間であればよい。

【0085】なお、上記実施形態で述べた回路で用いるスイッチ素子としては、高速で大電流をオン/オフできる電解効果トランジスタ(FET)があるが、必ずしもこれに限らず適当な動作スピードと電流供給能力をもつ素子であれば、バイポーラトランジスタ、サイリスタ、IGBTなどを用いてもよいことは言うまでもない。また、本発明は維持電極がない場合(対向放電型)にも適用できる。

【0086】

【発明の効果】以上説明したように、本発明は、従来は各走査電極ブロックおよび維持電極ブロック毎に設置されていた維持パルス発生スイッチを、プラズマディスプレイパネルの全面にわたって共通化し、各走査電極ブロックおよび維持電極ブロックで独立に発生すべきパルスについては、安価なダイオードを利用して他の走査電極ブロックおよび維持電極ブロックに回り込まないようにしたので、書き込み放電や、書き込み放電から維持放電

(10)

特開平10-149131

18

への移行を確実にでき、その結果プラズマディスプレイパネルの書き込みをなくすことができる、走査電極ブロックおよび維持電極ブロックを用いた駆動方法を用いる場合に、従来走査電極ブロックおよび維持電極ブロック間に必ず発生していた輝度差を、非常にわずかなコストアップで完全になくすことができるようになり、走査電極ブロックと維持電極ブロックを用いた駆動法の表示品位を大きく改善でき、プラズマディスプレイパネルの実用化という点で大変大きな効果を有する。

10 【図面の簡単な説明】

【図1】本発明の第1の実施形態のプラズマディスプレイパネル駆動回路の基本回路図である。

【図2】図1の各ブロックの内容を示す図である。

【図3】図1の駆動回路を適用する駆動シーケンスを示す図である。

【図4】図1の駆動回路の駆動波形と各スイッチの動作を説明する図である。

【図5】本発明の第2の実施形態のプラズマディスプレイパネル駆動回路の回路図である。

20 【図6】第2の実施形態の駆動波形の各スイッチの動作を説明する図である。

【図7】図6の一部を拡大した駆動波形と各スイッチの動作説明図である。

【図8】従来および本発明に係わるプラズマディスプレイパネルの構造を示す平面図と断面図である。

【図9】電極配置に注目した図8に示したプラズマディスプレイパネルの回路構成を示す概念図である。

【図10】走査と維持を分離したサブフィールド方式の説明図である。

30 【図11】図10の詳細な駆動電圧波形と発光波形を示す図である。

【図12】走査と維持が混合されたサブフィールドの説明図である。

【図13】図12の詳細な駆動電圧波形図である。

【図14】走査電極と維持電極を複数の走査電極ブロック、維持電極ブロックに分割し、書き込み放電から維持放電までの時間を短縮した場合の一つのサブフィールドの構成図である。

【図15】図14の駆動波形図である。

40 【図16】図15の駆動波形を発生する回路構成図である。

【図17】走査電極ブロックまたは維持電極ブロックの維持パルス発生回路の基本回路図である。

【図18】図18(a)は、発光する画素数が少ない走査電極ブロックまたは維持電極ブロックの維持パルス発生回路の詳細な出力電圧波形図、図18(b)は発光する画素数が多い走査電極ブロックまたは維持電力ブロックの維持パルス発生回路の詳細な出力電圧波形図である。

50 【符号の説明】

- 19
- 1 維持側独立パルス発生器
 - 2 走査パルス発生器
 - 3 走査側独立パルス発生器
 - 4 データパルス発生器
 - 10 プラズマディスプレイパネル
 - 11 第1絶縁基板
 - 12 第2絶縁基板
 - 13 a, C_1, C_2, \dots, C_m 維持電極
 - 13 b, S_1, S_2, \dots, S_m 走査電極
 - 13 c 金属電極
 - 14, $D_1, D_2, \dots, D_{n-1}, D_n$ 列電極
 - 15 放電ガス空間
 - 16 隔壁
 - 17 蛍光体
 - 18 a, 18 b 絶縁層
 - 19 保護層
 - 20 画素
 - 21 シール部
 - 31, 32 維持パルス
 - 33 走査パルス

(11)


特開平10-149131

20


- 34 データパルス
- 35 消去パルス
- 36 予備放電パルス
- 37 予備放電消去パルス
- 39 維持側共通パルス発生器
- 40 走査側共通パルス発生器
- 41, 42 維持パルス
- 51 PチャンネルFET
- 52 NチャンネルFET
- 10 53 電解コンデンサ
- 54 小容量のコンデンサ
- 60 維持パルス
- 61, 62, 63, 64 電圧の値
- CA, CB, CC 電極
- DD1~DD12 ダイオード
- G, H, I 走査電極ブロック
- SW1~SW11 スイッチ
- L1, L2 コイル
- PP1, PP2 電圧測定ポイント

20


【図2】



【図3】




【図10】



BEST AVAILABLE COPY

特開平10-149131


【 图 1 】




(13)

特開平10-149131


【図4】




【図8】



【図6】



【図9】




BEST AVAILABLE COPY

(14)

特開平 10-149131

【圖 5】




BEST AVAILABLE COPY


(15)

特開平10-149131


【図7】




【図11】



【図12】



【図14】




BEST AVAILABLE COPY


(16)

特開平10-149131


【図13】



【図15】



【図17】




BEST AVAILABLE COPY

(17)


特開平10-149131

【図16】




【図18】

(a)



(b)



BEST AVAILABLE COPY